JTAG信號完整性測試,時序測試,接口項目測試,jtag測試,高速串行信號測試


(VTREF) -----強制要求5
接口信號電平參考電壓一般直接連接Vsupply。這個可以用來確定ARM的JTAG接口使用的邏輯電平（比如3.3V還是5.0V?）
Return Test Clock ( RTCK) ----可選項2
可選項，由目標(biāo)端反饋給仿真器的時鐘信號,用來同步TCK信號的產(chǎn)生,不使用時直接接地。
System Reset ( nSRST)----可選項3
可選項,與目標(biāo)板上的系統(tǒng)復(fù)位信號相連,可以直接對目標(biāo)系統(tǒng)復(fù)位。同時可以*****目標(biāo)系統(tǒng)的復(fù)位情況，為了防止誤觸發(fā)應(yīng)在目標(biāo)端加上適當(dāng)?shù)纳侠娮琛?br>


------------------------------------