單價: | 面議 |
發(fā)貨期限: | 自買家付款之日起 天內(nèi)發(fā)貨 |
所在地: | 直轄市 北京 |
有效期至: | 長期有效 |
發(fā)布時間: | 2023-12-13 22:31 |
最后更新: | 2023-12-13 22:31 |
瀏覽次數(shù): | 121 |
采購咨詢: |
請賣家聯(lián)系我
|
DDR測試系統(tǒng)
產(chǎn)品簡介
測試項目:DDR測試系統(tǒng)
目前主流的DDR2也有多種速度、多種容量和多種規(guī)格,從DDR-266的266MT/S、133MHz、2.5V電壓,已經(jīng)發(fā)展到了現(xiàn)在的DDR2-1066的1066MT/S、533MHz、1.8V電壓。另外,低能耗DDR(LP-DDR,用于便攜式計算機)和顯存GDDR也是DDR的發(fā)展變化版本。目前主流的DDR也有多種速度、多種容量和多種規(guī)格,從DDR-266的266MT/S、133MHz、2.5V電壓,已經(jīng)發(fā)展到了現(xiàn)在的DDR3-1600,1.5V電壓。另外,低能耗DDR(LP-DDR,用于便攜式計算機)也是DDR的發(fā)展趨勢之。
我們知道DRAM內(nèi)部存儲單元的頻率提高比較困難且成本較高,DDR333的核心頻 率已經(jīng)達到了167MHz,為了解決外部數(shù)據(jù)傳輸率和核心速度之間的矛盾,DDR2采用了4bit Prefetch(數(shù)據(jù)預取架構),因此DDR2 400的核心頻率僅為100MHz,DDR2 533的核心頻率為133MHz,因此DDR2很好的解決了DRAM核心頻率和外部數(shù)據(jù)傳輸頻率之間的問題。
從SDRAM開始,內(nèi)存就可以和時鐘同步,初的SDRAM采用了管線架構 (Pipeline architecture),首先是地址信號(Add)和時鐘(CLK)同步,地址信號經(jīng)過譯碼選取內(nèi)存隊列中相應的單元,內(nèi)存隊列中選中的數(shù)據(jù)通過內(nèi)部 數(shù)據(jù)總線輸出到信號放大電路。SDRAM的信號輸出部分也是和時鐘信號同步的,這就好象一條連續(xù)的管線一樣。由于全部操作都和時鐘同步,因此也叫同步內(nèi) 存。
DDR采用了2位預取(2-bit prefetch),也就是2:1的數(shù)據(jù)預取,2bit預取架構允許內(nèi)部的隊列(column)工作頻率僅僅為外部數(shù)據(jù)傳輸頻率的一半。在SDRAM中數(shù) 據(jù)傳輸率完全參考時鐘信號,因此數(shù)據(jù)傳輸率和時鐘頻率一樣。DDR2采了4位預取(4-bit prefetch),這就是DDR2提高數(shù)據(jù)傳輸率的關鍵,可以在不提高內(nèi)部存儲陣列頻率的情況下提高數(shù)據(jù)輸出帶寬,未來的DDR3還有現(xiàn)在的RDRAM 采用了8位數(shù)據(jù)預取。
測試環(huán)境:DDR測試系統(tǒng)
DDRA的功能特性如下
1.新的自動配置向導,引導用戶簡便地完成設置和測試配置;
2.可識別和分析整個采集中的所有讀/寫突發(fā);
3.為讀和寫繪制DQS和DQ眼圖;
4.使用Pass/Fail極限執(zhí)行JEDEC一致性測試;
5.使用片選判定多排測量;
6.簡便地在一致性測試工具和分析/調試工具之間切換;
7.使用Pass/Fail信息、統(tǒng)計測量結果和測試設置信息,自動生成合并報告。
DDRA不是種獨立式工具,可直接與泰克強大的抖動、眼圖和定時分析工具DPOJE連接,完成更多測量項目:
1.周期/頻率、占空比、幅度、上升/下降時間測量;
對于DDR的數(shù)字調試和驗證,泰克的TLA7000系列邏輯分析儀+Nexus分析軟件和NEXVu插卡式DIMM夾具提供了DDR2/3存儲器數(shù)據(jù)采集、分析和協(xié)議檢驗及調試解決方案。
配件
測試夾具:DDR測試系統(tǒng)